40G PCB Design og Routing Guide

1. Karakteristisk impedans

Trykt mikrostriplinje (overfladelag): Z=65Ω ± 10%;

Trykt stripline (indre lag): Z=50Ω ± 10%; differentialur enkelt-ende impedans til jord: 50Ω, differentiel impedans: 100Ω.

2. Anbefalinger for sporingsbredde: Signalsporingsbredde=6 mils, sporbredde=4.5 mils for vanskelige--ruterbare spor, kraft/jordsporingsbredde=15 mils eller 30 mils afhængigt af situationen.

3. Stackup-anbefalinger: Se opstablingen af ​​CS1999-referencedesignet. Brættykkelse: 2,4 ± 0,2 mm. Det anbefalede antal lag bør ikke overstige 16-18.

4. BGA chip pin vias: For ubrugte ben, behold ledningen-out vias så meget som muligt, bortset fra dem, der påvirker routing.

1. Strømforsyningstyper omfatter hovedsagelig følgende:

• P48V/N48V, 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A), 3V3

(10A) og 5V2N (3A), VDDQ, VTT og VREF; disse er digitale strømforsyninger.

• 3V3A, VCCTX_1/2, 1V2A_1/2: Disse er analoge strømforsyninger, der udsendes af lineære strømmoduler.

2. For 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A) og 3V3 (10A), skal du overveje via'ernes strømkapacitet, når du tilslutter strømmodulets udgangsben til strømfordelerlaget baseret på det aktuelle niveau.

Det anbefales at tilføje tilsvarende fyldplaner på flere signallag rundt om de tilsvarende stifter og derefter bruge flere vias til at forbinde lagene for at lede strømmen til det tilsvarende strømlag.

3. CS1999, FPGA og optiske moduler har flere analoge strømforsyninger. Disse leveres generelt ved hjælp af lineære strømforsyninger eller gennem LC-filtrering. Alle analoge strømforsyninger kræver strømopdeling. Analog strømopdeling anbefales: delt på signallaget, hvor det øverste og nederste tilstødende lag skal signaljordes.

Følgende strømforsyninger kræver opdeling:

1) CS1999 analoge strømforsyninger:

STX0_VDD, STX1_VDD, SRX0_VDD, SRX1_VDD, HTX0_VDD, HTX1_VDD, HRX0_VDD,

HRX1_VDD, SFI5_VDD_DVR, HTX_VDD_DVR.

2) FPGA:

VCC_PLL_OUT1/2/3, VCCA_3V3_1, 2, VCCTX_1/2, 1V2A_1/2, VCCP_1/2.

3) Optiske moduler: 5V, 3V3, 1V8, 5V2N og andre analoge strømforsyninger leveres gennem LC-filtrering. 4) ​​Andet: Alle strømforsyninger efter induktor L.

4. Alle aktuelle vias til 1008PS-induktoren skal overholde 3A-kravet, og alle andre med 1A.

5. Jordplaner

Dette inkluderer signaljord og chassisjord.

Et chassis jordplan bør lægges rundt om hvert signallag og tilsluttes den tilsvarende stikdåse.

6. Under routing skal TAB-planerne for alle LDO-effektkonverteringschips (LT1963AEQ, LT1764EQ, LP3883ES) defineres og forbindes med de tilsvarende planer. Varmeaflednings-kobberarealet bør øges passende, og et symmetrisk kobberplan bør også tilføjes på bagsiden (arealet kan være så stort som muligt, hvis layoutet tillader det). Tilslut disse planer til de tilsvarende strøm- eller jordplaner gennem flere vias for at lette varmeafledning. TAB-plandefinitionerne for hver chip er som følger:

LT1963A/LT1764/LP3883: TAB=GND (jord).

7. For CS1999 strøm- og jordadskillelse henvises til de faktiske layoutfiler for evalueringstavlen.

1. Design og implementer i henhold til logikdiagrammet. Afkoblingskondensatorer bør være jævnt fordelt for hver enhed. Kondensatorer med små-værdier bør placeres så tæt på strømbenene som muligt, og kondensatorer med stor-polaritet bør placeres rundt om chippen.

2. Hver af de to FPGA'er har fem ben, K7/T7/Y4/AD7/AK7. Tilslut en ekstern 2,00kΩ modstand til jord. Hold disse spor væk fra andre interferenskilder. Brug en jordring til at isolere disse spor fra andre linjer.

3. Generelle krav til afkoblingskondensatortilslutning: Kondensatorpudens routing er som vist nedenfor:

1. Generelle krav til differentielle signaler:

• Længderne af differentialpar skal være nøje afstemt med en maksimal fejl på<10 mil. All signal lines, except those with length requirements, should be as short as possible.
• Differential pairs should be kept as close together as possible (but to ensure impedance, a 6 mil line width and 6/9 mil spacing is recommended). Spacing between them should be >15 mil, and spacing between them should be >30 mio.
• Differentielle par bør dirigeres på det samme lag for at minimere vias og lagskift (undtagen hvor matchende modstande er tilsluttet, kan kun kilde- og destinationsterminalerne skifte lag via vias).
• Når effektplaner er opdelt, kan tilstødende differentialsignaler på det samme effektplan ikke krydse partitioner.
• For afslutninger med matchende modstande er de matchende modstandsforbindelsesmetoder vist i figuren nedenfor. Vælg en af ​​følgende metoder til tilslutning.

Sporlængderne skal også følge diagrammet.

For differentialledninger med seriekondensatorer skal differentialparrets kondensatorer placeres på samme side (generelt tæt på klemmerne) og have matchende sporlængder. Ved brug af AC-kobling til PECL-ure, tilsluttes den eksterne modstand ved kilden som vist i nedenstående figur.

2. Ursignaler

• Differentielle ure

Indeholder følgende signaler:

622M-uret har tre par: MSA_RXREFCLK_P/N, MSA_TXREFCLK_P/N og CS1999_REFCLK_P/N.

156M uret har otte par: IF_REFCLK1/2_P/N, XAUI_REFCLK1/2_P/N,

FPGA1/2_CORECLK_P/N og CS1999_IL_REFCLK1/2_P/N.

For routing og matchningskrav for disse signaler, se ovenfor. Hold differentielle urspor så langt væk fra andre signallinjer som muligt, især parallelle spor. Hvert differentialpar behøver ikke at have samme længde som andre differentialpar, men den maksimale længde bør ikke overstige 15 cm. Enkelt-endede LVTTL-ursignaler

Indeholder følgende signaler: SRAM_CLK, TCAM_CLK

Disse signaler skal sendes så korte som muligt, typisk mindre end 3 cm og ikke længere end 5 cm. Seriens 25 ohm modstand skal være så tæt som muligt på kildechippen (FPGA).

3. SFI5-grænsefladesignaler

Dette signal bruges til høj-datatransmission (3.125G) mellem det optiske modul og CS1999, inklusive både modtage- og sendesignaler.

Signalerne er vist i tabellen nedenfor.

1) Brug det passende bundsignallag for at minimere stubsporlængder; brug buer eller 45 graders bøjninger ved routing.

2) Via regler: Fjern alle puder på indvendige lag fra alle vias (behold kun puder på forbindelseslaget).

3) Se CS1999 referencedesignlayoutfilerne for detaljeret routing og via parameteranbefalinger.

4) Undgå at dirigere modtagelses- og transmissionsdifferentielle par på det samme lag.

4. Interlaken-grænsefladesignaler: Disse signaler bruges til høj-datatransmission (3.125G) mellem CS1999 og FPGA. Ligesom SFI5 omfatter de to grupper: modtage og sende. Signalerne er vist i tabellen nedenfor.

For routingoplysninger henvises til SFI5-signalroutingkravene.

5. XAUI-signaler

Anvendes til høj-signaltransmission mellem FPGA'en og backplane ZD-stikket.

1) Længden af ​​sporet tilsluttet ZD-stikket skal være<5" (including the total length of the traces at both ends of the series capacitor). The actual trace length should be as short as possible to minimize backplane trace length control. There are eight groups of signals:

LINE0_XAUI_RXDAT_P/N_<3.0>er et 4-par 3.125G differentialsignal;

LINE1_XAUI_RXDAT_P/N_<3.0>er et 4-par 3.125G differentialsignal;

LINE0_XAUI_TXDAT_P/N_<3.0>er et 4-par 3.125G differentialsignal;

LINE1_XAUI_TXDAT_P/N_<3.0>er et 4-par 3.125G differentialsignal;

LI NE2_XAUI_RXDAT_P/N_<3..0>er et 4-par 3.125G differentialsignal.

LINE3_XAUI_RXDAT_P/N_<3..0>er et 4-par 3.125G differentialsignal.

LINE2_XAUI_TXDAT_P/N_<3..0>er et 4-par 3.125G differentialsignal.

LINE3_XAUI_TXDAT_P/N_<3..0>er et 4-par 3.125G differentialsignal.

2) Hvert par differentiallinjer skal have en længdetolerance på mindre end 10 mil. Hvert par på fire er strengt taget ikke forpligtet til at være lige lange, men tolerancen bør minimeres og længden holdes så kort som muligt.

3) For routing henvises til krav til SFI5 signal routing.

6. 700M LVDS-signaler

Bruges til høj-signaltransmission mellem to FPGA'er. Indeholder følgende fire grupper:

Modtage- og sendedifferentialparrene bør ikke dirigeres på samme lag. Andre differentiallinjer skal følge generelle krav.

7. HSTL-signaler

Signalerne, der forbinder U1 (NL3300) og IC2, er HSTL-1-signaler, der fungerer ved ca. 200MHz. Venligst diriger dem i henhold til generelle HSTL-routingkrav.

1) 50 Ω termineringsmodstandene for de tovejssignaler TCAM_DBUS[0:71] og de ensrettede signaler CAM_CLK og TCAM_IBUS skal placeres så tæt på U1 som muligt, og deres stublinjer skal være så korte som muligt. Som vist i figuren nedenfor, anbefales det at følge rute (a). Hvis routing er vanskeligt, følg routing (b), og hold termineringsmodstandens grenlængde og afstanden mellem replikationspunktet og U1-stiften så kort som muligt.

2) Følgende signalgrupper skal være lige lange, med en fejl på<100 mil:

TCAM_CLK, TCAM_CLKO, TCAM_IBUS[7:0], TCAM_DBUS[71:0], TCAM_HITACK,

TCAM_VALID, TCAM_RDACK

3) VTT-filterkondensatorer CP1 til CP10 skal være jævnt fordelt rundt om termineringsmodstandene.

8. 100M Ethernet-signaler

1) Følgende er differentielle signalpar med samme routingkrav som generelle differentialsignaler.

100M_RD+/-, 100M_TD+/-, BACK_100M_TD+/-, BACK_100M_RD+/-, 100M_TX+/-,

100M_RX+/-, RJ_100M_TD+/-, RJ_100M_RD+/-.

2) Følgende signaler er ikke differentielle signaler, men hver gruppe skal have samme længde:

MII_TX_CLK, MII_TXD<3.0>, og MII_TXEN er grupperet sammen med en fejl på<1cm.

MII_RX_CLK, MII_RXD<3.0>, MII_RXEN, MII_RXER, MII_RX_CRS og MII_RX_COL er grupperet sammen med en fejl på<1cm.

9. Side Scan Signal Routing

a) TMS signal routing direction: Side Scan 2x5 socket -> FPGA1 (IC3) ->FPGA2 (IC4)

b) TCK signal routing retning er den samme som TMS.

10. Styrebussignaler:

Inkluderer LOCAL_AD[31:0], LOCAL_ACK, LOCAL_RW, LOCAL_RDY, LOCAL_STB og LOCAL_ALE.

Forbind hver busgruppe i en serie{0}}kæde.

11. Andre databussignaler:

For alle andre grupperede bussignaler, der ikke er nævnt ovenfor, skal du sikre dig, at hver busgruppe ikke adskiller sig væsentligt (bevar den samme størrelsesorden) og har den kortest mulige længde.

De indikatorer, der skal vises på panelet, omfatter tre strøm- og systemstatusindikatorer og tre 40G-grænsefladestatusindikatorer.

De relative positioner af indikatorerne på panelet er vist i figuren nedenfor.

Det tilsvarende forhold mellem panelets indikatorlys og LED'erne på logikdiagrammet er som følger:

Placer venligst indikatorlysene i henhold til ovenstående relative positioner og tilsvarende forhold.